

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

10 Febbraio 2014

Si svolga a scelta uno dei quesiti di carattere teorico delle Sezioni 1 e 2, e si realizzi quindi il progetto indicato nella Sezione 3.

1 Sintesi di macchine a stati

Si discuta il processo necessario per passare da un diagramma a stati di una macchina sincrona al circuito corrispondente (sintesi della macchina a stati). In particolare:

- Si discuta la struttura del circuito ed il ruolo dei blocchi (combinatorio, di memoria e di uscita) e dei segnali che li collegano
- Si discuta la differenza tra macchine di Mealy e macchine di Moore evidenziandone le caratteristiche particolari, anche facendo riferimento ai diagrammi relativi al punto precedente
- Si descriva in dettaglio il processo utilizzato per passare dal diagramma a stati alle tabelle di verità per il calcolo dello stato futuro e delle uscite
- Si scrivano in particolare le tabelle della verità relative al diagramma a stati mostrato in Figura 1, proponendo una possibile codifica degli stati (non è necessario cercare di evitare necessariamente le corse critiche). La macchina a stati dispone di un ingresso L, un'uscita OUT, e di 4 stati.

2 Dispositivi logici programmabili

Si sviluppino i seguenti punti relative ai dispositivi logici programmabili:

- Si mostri come realizzare una PROM tramite fusibili ed antifusibili, descrivendo lo schema circuitale inclusivo dei decoder di riga e di colonna.
- Si discuta la struttura di una PLA e di una PAL (piano OR fisso), evidenziandone le differenze e come sia possibile realizzare una funzione. Si realizzino come esempio le seguenti funzioni di 3 ingressi a, b, c nelle due versioni PAL e PLA.

$$\begin{aligned}f_0(a, b, c) &= \bar{a}\bar{b} + ab\bar{c} + \bar{b}c, \\f_1(a, b, c) &= \bar{a}b + ab\bar{c}, \\f_2(a, b, c) &= \bar{b}c + \bar{a}b.\end{aligned}$$

- Si mostri lo schema di una look-up-table a 3 ingressi, realizzata tramite transmission gate e celle SRAM, e si discuta come realizzare una funzione logica.
- Si descriva infine lo schema di principio di una logic cell per FPGA basata su SRAM, con look-up-table e registro di uscita.




Figure 1: Esempio da sintetizzare




Figure 2: Schema del circuito

3 Acquisizione e monitoraggio dati da un sensore di gas

Si vuole realizzare un sistema di acquisizione dati da un sensore di gas che filtri i dati in ingresso segnalando quelli rumorosi. Il processo avviene memorizzando gli ultimi tre dati, calcolandone la media, e confrontando il nuovo dato in ingresso con la media. Se questo se ne discosta troppo, deve essere segnalato come probabile affetto da rumore.

Un possibile schema di implementazione è mostrato in Figura 2 ed è composto da:

- un sensore di gas **SENS**, che genera un dato digitale a 8 bit ad ogni ciclo di clock, in maniera sincrona;
- una memoria **MEM+MEDIA** a 3 stadi (*A*, *B* e *C*) di tipo First-In, First Out (tipo registro a scorrimento) in grado di fornire in uscita anche la media dei valori in essa contenuti;
- un blocco combinatorio **DIFF** che calcola il valore assoluto della differenza tra il dato fornito dal sensore e la media calcolata dalla memoria;
- un comparatore di maggioranza stretta combinatorio **CMP>** con soglia fissata a 3 con uscita attiva alta (quindi se l'altro ingresso è a 3 l'uscita è bassa, mentre se l'ingresso è a 4 l'uscita è alta);
- un flip-flop **JK** PET la cui uscita *VALID* segnala che almeno due dei valori contenuti in memoria sono affidabili;
- una macchina a stati **MSF** che controlla il sistema, e segnala all'esterno la posizione in memoria dei dati corrotti tramite tre segnali dedicati *ERR_A*, *ERR_B* ed *ERR_C*.

Il funzionamento è il seguente:

Quando il sistema viene acceso, la memoria è vuota e di conseguenza la media fornita è nulla.

Ad ogni ciclo di clock, il sistema confronta il dato in arrivo con la media dei dati contenuti in memoria. Se vi è una grande differenza tra i due, indicata dall'attivazione del segnale in uscita al comparatore, il dato viene comunque memorizzato, scorrendo nelle posizioni *A*, *B* e *C*, ma la sua posizione nella memoria viene tracciata abilitando la corrispondente uscita di errore. Al primo colpo di clock, quando il dato errato si trova nella posizione *A*, viene attivata l'uscita *ERR_A*. Al colpo di clock successivo, il dato errato si troverà nella posizione *B*, e quindi verrà attivata l'uscita *ERR_B*. Così, al terzo colpo di clock, verrà abilitata l'uscita *ERR_C*. Al quarto colpo di clock il dato esce dalla memoria per far spazio ai dati successivi.

Si noti i segnali *ERR_A*, *ERR_B* ed *ERR_C* possono essere attivi contemporaneamente, se, per esempio, un nuovo dato in arrivo, mentre il precedente errato è ancora in memoria, risulta essere corrotto. Inoltre, la correttezza di ogni dato non viene più ricalcolata durante il suo scorrimento nella memoria. In altre parole, anche se il valore del dato risulta vicino alla media una volta salvato nella memoria, la sua posizione viene comunque segnalata all'esterno e tracciata fino alla sua fuoriuscita.

Il segnale *VALID* deve restare attivo fintanto che ci siano almeno due dati contenuti nella memoria che siano stati ritenuti validi al momento del loro salvataggio.

La macchina a stati **MSF** da progettare è una macchina di Mealy che riceve in ingresso il solo segnale *MAGGIORE* fornito dal comparatore, che in pratica segnala l'arrivo dal sensore di un dato corrotto. In uscita, oltre a generare i segnali di errore, deve anche generare i segnali di controllo del flip-flop **JK**.

Si progetti una macchina a stati in grado di funzionare come dispositivo di controllo, seguendo in particolare le indicazioni relative al funzionamento. Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati.
- Completare il digramma temporale mostrato in Figura 3.
- Si sviluppi il codice VHDL della memoria, inclusa la parte di calcolo della media, assumendo questa volta (a differenza di quanto detto nel testo, e per semplificare) che il numero di elementi in essa contenuti sia pari a 2. Non è consentito l'uso nel codice dell'operatore di divisione '/'. Si aggiunga, oltre al clock, un segnale di reset asincrono.

CLK																										
STATO																										
DATO IN	16	19	19	19	19	19	19	17	18	24	19	18	16	17	19	18	19	18	16	17	23	25	24	26	25	25
contenuto A	0	16																								
contenuto B	0	0																								
contenuto C	0	0																								
MEDIA	0	5.3	12	18	19	19	19	19	18	18	20	20	20	18	17	17	18	19	18	18	17	19	22	24	25	25
DATO OUT																										
DIFF	16	14	7	1																						
SOGLIA	3	3	3	3	...																					
MAGGIORE																										
J																										
K																										
VALID	1																									
ERR_A																										
ERR_B																										
ERR_C																										

Figure 3: Diagramma temporale